삼성전자, 팹리스에 차세대 3나노 공정설계 키트 배포
삼성전자, 팹리스에 차세대 3나노 공정설계 키트 배포
이 기사를 공유합니다

삼성전자는 미국에서 열린 ‘삼성 파운드리 포럼 2019’에서 차세대 3나노 GAA(Gate-All-Around)의 공정설계 키트를 팹리스(반도체 설계 전문업체) 고객사들에 배포했다고 15일 밝혔다.

지난해 파운드리 포럼에서 GAA를 3나노 공정에 도입하겠다는 전략을 밝힌 데 이어 올해는 실제로 팹리스 업체들의 제품 설계 지원을 위해 3GAE(3나노 Gate-All-Around Early)의 공정설계 키트를 제공한 것이다.

공정설계 키트는 파운드리 회사의 제조공정에 최적화된 설계를 지원하는 데이터 파일이다. 이를 업체가 활용하면 제품 설계가 수월해 시장 출시까지 소요 시간을 단축하고 경쟁력을 높일 수 있다.

3GAE 공정은 최신 양산 공정인 7나노 핀펫보다 칩 면적을 45%가량 줄일 수 있으며, 약 50%의 소비전력 감소와 약 35%의 성능 향상 효과가 기대된다.

3나노 이하 초미세 회로에 도입될 GAA 구조의 트랜지스터는 모바일과 인공지능(AI), 5G, 전장, 사물인터넷(IoT) 등 고성능·저전력을 요구하는 차세대 반도체에 활용될 것으로 전망되면서 업계가 주목하는 기술이다.

한편, 현지시간 14일 미국 캘리포니아주(州) 샌타클래라에서 열린 ‘삼성 파운드리 포럼 2019’에는 글로벌 팹리스 고객과 파트너사의 관계자 800여 명이 참가해 4차 산업혁명 시대를 주도한 반도체 기술을 공유했다. 권혁준기자


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

연예 24시